IEC - Internationale elektrotechnische Organisation - Seite Nr. 133

Normen IEC - Internationale elektrotechnische Organisation - Seite Nr. 133

IEC – Die Gesellschaft IEC ist eine vordere Weltorganisation, von der die Internationalen Normen für alle elektrischen, elektrotechnischen und zusammenhängende Technologien, zusammenfassend „Elektrotechnologien“ herausgegeben werden. Überall dort, wo sich Strom und Elektrotechnik befindet, findet man auch die Gesellschaft IEC, von der die Sicherheit und Leistung, Umwelt, Stromwirkung und erneuerbare Energie durchgesetzt werden. Von der Gesellschaft IEC werden auch Systeme zur Konformitätsbeurteilung verwaltet, die bescheinigen, dass Anlagen, Systeme oder Komponenten den Internationalen Normen dieser Gesellschaft entsprechen.

Preisanzeige: ohne MWS
Angezeigte Währung:
Ordnen nach:

Die Auswahl für "Normen IEC - Seite Nr. 133" präzisieren nach:    


IEC 60191-5-ed.2.0

Mechanical standardization of semiconductor devices - Part 5: Recommendations applying to integrated circuit packages using tape automated bonding (TAB)
(Normalisation mecanique des dispositifs a semiconducteurs - Partie 5: Recommandations applicables aux boitiers a transfert automatise sur bande (TAB) des circuits integres)

Die Norm herausgegeben am 23.4.1997

Ausgewählte Ausführung:

Alle technischen Informationen anzeigen
299.50


AUF LAGER
IEC 60191-6-1-ed.1.0

Mechanical standardization of semiconductor devices - Part 6-1: General rules for the preparation of outline drawings of surface mounted semiconductor device packages - Design guide for gull-wing lead terminals

Die Norm herausgegeben am 30.10.2001

Ausgewählte Ausführung:

Alle technischen Informationen anzeigen
25.50


AUF LAGER
IEC 60191-6-10-ed.1.0

Mechanical standardization of semiconductor devices - Part 6-10: General rules for the preparation of outline drawings of surface mounted semiconductor device packages - Dimensions of P-VSON
(Normalisation mecanique des dispositifs a semiconducteurs - Partie 6-10: Regles generales pour la preparation des dessins d´encombrement des dispositifs a semiconducteurs pour montage en surface - Dimensions des boitiers P-VSON)

Die Norm herausgegeben am 19.11.2003

Ausgewählte Ausführung:

Alle technischen Informationen anzeigen
102.00


AUF LAGER
IEC 60191-6-12-ed.2.0

Mechanical standardization of semiconductor devices - Part 6-12: General rules for the preparation of outline drawings of surface mounted semiconductor device packages - Design guidelines for fine-pitch land grid array (FLGA)
(Normalisation mecanique des dispositifs a semiconducteurs - Partie 6-12: Regles generales pour la preparation des dessins d´encombrement des boitiers des dispositifs a semiconducteurs a montage en surface - Lignes directrices de conception pour les boitiers matriciels a plots et a pas fins (FLGA))

Die Norm herausgegeben am 8.6.2011

Ausgewählte Ausführung:

Alle technischen Informationen anzeigen
146.60


AUF LAGER
IEC 60191-6-13-ed.2.0

Mechanical standardization of semiconductor devices - Part 6-13: Design guideline of open-top-type sockets for Fine-pitch Ball Grid Array (FBGA) and Fine-pitch Land Grid Array (FLGA)
(Normalisation mecanique des dispositifs a semiconducteurs - Partie 6-13: Guide de conception pour les supports sans couvercle pour les boitiers matriciels a billes et a pas fins (FBGA) et les boitiers matriciels a zone de contact plate et a pas fins (FLGA))

Die Norm herausgegeben am 27.9.2016

Ausgewählte Ausführung:

Alle technischen Informationen anzeigen
146.60


AUF LAGER
IEC 60191-6-16-ed.1.0

Mechanical standardization of semiconductor devices - Part 6-16: Glossary of semiconductor tests and burn-in sockets for BGA, LGA, FBGA and FLGA
(Normalisation mecanique des dispositifs a semiconducteurs - Partie 6-16: Glossaire des supports de test et de deverminage pour les BGA, LGA, FBGA et FLGA)

Die Norm herausgegeben am 26.4.2007

Ausgewählte Ausführung:

Alle technischen Informationen anzeigen
51.00


AUF LAGER
IEC 60191-6-17-ed.1.0

Mechanical standardization of semiconductor devices - Part 6-17: General rules for the preparation of outline drawings of surface mounted semiconductor device packages - Design guide for stacked packages - Fine-pitch ball grid array and fine-pitch land grid array (P-PFBGA and P-PFLGA)
(Normalisation mecanique des dispositifs a semiconducteurs - Partie 6-17: Regles generales pour la preparation des dessins d´encombrement des dispositifs a semiconducteurs a montage en surface - Guide de conception pour les boitiers empiles - Boitiers matriciels a billes et a pas fins et boitiers matriciels a zone de contact plate et a pas fins (P-PFBGA et P-PFLGA))

Die Norm herausgegeben am 27.1.2011

Ausgewählte Ausführung:

Alle technischen Informationen anzeigen
242.20


AUF LAGER
IEC 60191-6-18-ed.1.0

Mechanical standardization of semiconductor devices - Part 6-18: General rules for the preparation of outline drawings of surface mounted semiconductor device packages - Design guide for ball grid array (BGA)
(Normalisation mecanique des dispositifs a semiconducteurs - Partie 6-18: Regles generales pour la preparation des dessins d´encombrement des dispositifs a semiconducteurs pour montage en surface - Guide de conception pour les boitiers matriciels a billes (BGA))

Die Norm herausgegeben am 7.1.2010

Ausgewählte Ausführung:

Alle technischen Informationen anzeigen
146.60


AUF LAGER
IEC 60191-6-18-ed.1.0/Cor.1 Korrektur

Corrigendum 1 - Mechanical stardardization of semiconductor devices - Part 6-18: General rules for the preparation of outline drawings of surface mounted semiconductor device packages - Design guide for ball grid array (BGA)
(Corrigendum 1 - Normalisation mecanique des dispositifs a semiconducteurs - Partie 6-18: Regles generales pour la preparation des dessins d´encombrement des dispositifs a semiconducteurs pour montage en surface - Guide de conception pour les boitiers matriciels a billes (BGA))

Korrektur herausgegeben am 31.5.2010

Ausgewählte Ausführung:

Alle technischen Informationen anzeigen
1.30


AUF LAGER
IEC 60191-6-18-ed.1.0/Cor.2 Korrektur

Corrigendum 2 - Mechanical standardization of semiconductor devices - Part 6-18: General rules for the preparation of outline drawings of surface mounted semiconductor device packages - Design guide for ball grid array (BGA)
(Corrigendum 2 - Normalisation mecanique des dispositifs a semiconducteurs - Partie 6-18: Regles generales pour la preparation des dessins d´encombrement des dispositifs a semiconducteurs pour montage en surface - Guide de conception pour les boitiers matriciels a billes (BGA))

Korrektur herausgegeben am 28.7.2010

Ausgewählte Ausführung:

Alle technischen Informationen anzeigen
1.30


AUF LAGER

Angezeigter Eintrag von 1320 bis 1330 aus gesamt 10842 Einträgen.


Brauchen Sie Hilfe?


Cookies Cookies

Wir benötigen Ihre Einwilligung zur Verwendung der einzelnen Daten, damit Sie unter anderem Informationen zu Ihren Interessen einsehen können. Klicken Sie auf "OK", um Ihre Zustimmung zu erteilen.

Sie können die Zustimmung verweigern hier.

Hier können Sie Ihre Cookie-Einstellungen nach Ihren Wünschen anpassen.

Wir benötigen Ihre Einwilligung zur Verwendung der einzelnen Daten, damit Sie unter anderem Informationen zu Ihren Interessen einsehen können.